Booth算法乘法器的Verilog代码实现(组合逻辑和流水线两种)
[摘要]

计算机组成原理中的Booth乘法器,相信大家都是非常熟悉的了。我在这里用了两种方法实现。


1.booth_com.v。首先把输入的两个操作数锁存一拍,然后用组合逻辑算出乘积,通过寄存器输出。
 tbooth_com.v。booth_com的testbench。利用随机函数$random产生两个机数,然后将booth_com算出的结果与预期结果进行比较,并将比较的结果写入report_com文件。


2.booth_pipeline.v。用四级流水线实现的4位Booth算法乘法器。相信对大家理解流水线会有所帮助。
tbooth_pipeline.v。booth_pipeline的testbench。利用随机函数$random产生两个机数,然后将booth_pipeline算出的结果与预期结果进行比较,并将比较的结果写入report_pipeline文件。

两个源文件均在quartus5.0中实现。

资源类型:rar
资源大小:1.02MB
所属分类:
上传时间:2019/04/04